您好,現在漢漢來為大家解答以上的問題。上拉電阻一般為多大，上拉電阻的作用相信很多小伙伴還不知道,現在讓我們一起來看看吧！

1、一、上拉就是將不確定的信號通過一個電阻鉗位在高電平，電阻同時起限流作用。

2、上拉電阻的作用：當TTL電路驅動CMOS電路時，如果電路輸出的高電平低于CMOS電路的最低高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

3、2、OC門電路必須使用上拉電阻，以提高輸出的高電平值。

4、3、為增強輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。

5、4、在CMOS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻以降低輸入阻抗， 提供泄荷通路。

6、5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限，增強抗干擾能力。

7、6、提高總線的抗電磁干擾能力，管腳懸空就比較容易接受外界的電磁干擾。

8、7、長線傳輸中電阻不匹配容易引起反射波干擾，加上、下拉電阻是電阻匹配，有效的抑制反射波干擾。

9、二、下拉電阻是直接接到地上，接二極管的時候電阻末端是低電平。

10、下拉電阻的作用：提高電壓準位：a、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

11、b、OC門電路必須加上拉電阻，以提高輸出的高電平值。

12、2、加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。

13、3、N/Apin防靜電、防干擾：在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗， 提供泄荷通路。

14、同時管腳懸空就比較容易接受外界的電磁干擾。

15、4、電阻匹配，抑制反射波干擾：長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

16、5、預設空間狀態/缺省電位：在一些 CMOS 輸入端接上或下拉電阻是為了預設缺省電位。

17、 當你不用這些引腳的時候， 這些輸入端下拉接 0 或上拉接 1。

18、在I2C總線等總線上，空閑時的狀態是由上下拉電阻獲得6、提高芯片輸入信號的噪聲容限：輸入端如果是高阻狀態，或者高阻抗輸入端處于懸空狀態，此時需要加上拉或下拉，以免收到隨機電平而影響電路工作。

19、同樣如果輸出端處于被動狀態，需要加上拉或下拉，如輸出端僅僅是一個三極管的集電極。

20、從而提高芯片輸入信號的噪聲容限增強抗干擾能力。

21、擴展資料：上拉電阻的缺點：當電流流經時其將消耗額外的能量，并且可能會引起輸出電平的延遲。

22、某些邏輯芯片對于經過上拉電阻引入的電源供應瞬間狀態較為敏感，這樣就迫使為上拉電阻配置獨立的、帶有濾波的電壓源。

23、下拉電阻原則和上拉電阻是一樣的，下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：驅動能力與功耗的平衡。

24、以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計時應注意兩者之間的均衡。

25、2、下級電路的驅動需求。

26、同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。

27、3、高低電平的設定。

28、不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。

29、以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。

30、4、?頻率特性。

31、以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。

32、上拉電阻的設定應考慮電路在這方面的需求。

33、OC門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每端口不大于100uA,設輸出口驅動電流約500uA，標準工作電壓是5V，輸入口的高低電平門限為0.8V(低于此值為低電平)；2V(高電平門限值)。

34、參考資料來源：百度百科——上拉電阻參考資料來源：百度百科——下拉電阻。

本文就為大家分享到這里，希望小伙伴們會喜歡。