三星5nm量產預計2020年量產：邏輯效率比7nm高25%。

據外媒報道，三星晶圓廠已認證Cadence和Synopsys的全制程工具，采用極紫外光刻(EUV)的5lp工藝技術。

三星fab已經認證了Synopsys融合設計平臺，用于使用Arm Cortex-A53和Arm Cortex-A57內核的5LPE技術和Cadence全流程數字工具。該認證意味著這些工具符合三星晶圓廠的要求。

三星的5lp技術依賴于具有新標準單元結構的FinFET晶體管，并使用DUV和EUV步進掃描系統。與7LPP相比，新技術的“邏輯效率”提高了25%，芯片開發者可以將芯片設計的功耗降低20%或性能提升10%。

三星認證的Candence和Synopsys的工具集包括編譯器、驗證器、電源電路優化器和EUV專用工具。

由于三星的5LPE使用的EUV層數比其7LPP工藝多，預計將用于三星華誠的EUV工廠。這條生產線將耗資6萬億韓元(46.15億美元)，預計將于2019年完工，并于2020年開始大規模生產。

原標題：三星5nm工藝預計2020年量產：邏輯效率比7nm高25%。

編輯：李曉玲。